# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-245167

(43)Date of publication of

26.10.1987

application:

(51)Int.Cl.

G01R 31/28

(21)Application

61-087492

(71)

ANRITSU CORP

number:

Applicant:

(22)Date of filing:

16.04.1986


(72)Inventor: SAITO SUMIO

## (54) PULSE OUTPUT APPARATUS

## (57) Abstract:

PURPOSE: To render an output pulse signal and an offset voltage variable over a wide frequency band by using a source grounded logic circuit, such as an FET or the like, as a fundamental circuit for performing a switching operation.

CONSTITUTION: In a source grounded logic circuit 21, an FET 21a having no majority carrier storage effect when saturated is used as a switching element. Offset control means 24, responsive to an offset control signal inputted from outside, determines the drain voltage of the circuit 21 to control an offset voltage. Amplitude control means 26 adds an amplitude control signal inputted from outside and the offset control signals. The means 26, using a resulted addition output signal, defines the source voltage of the circuit 21 and makes its output amplitude variable. Tracking means 23, receiving the addition output signal, always sets the gate bias of the circuit 21 to an optimum value. Thus, the FET can be surely operated in a stable condition while keeping the voltage between a gate and a source constant regardless of an input signal.



## 19日本国特許庁(JP)

⑪特許出願公開

## ⑩ 公 開 特 許 公 報 (A)

昭62-245167

int Cl.

識別記号

广内整理番号

43公開 昭和62年(1987)10月26日

G 01 R 31/28

R - 7807 - 2G

審査請求 未請求 発明の数 1 (全8頁)

#### 公発明の名称 パルス出力装置

②特 願 昭61-87492

❷出 願 昭61(1986)4月16日

東京都港区南麻布5丁目10番27号 アンリッ株式会社内 個発 明 者 澄夫

⑪出 願 人 アンリッ株式会社 東京都港区南麻布5丁目10番27号

②代 理 人 弁理士 鈴江 武彦 外2名

## 1. 発明の名称

パルス出力装置

#### 2. 特許請求の範囲

飽和時に多数キャリアの蓄積効果の無いスイッ チング素子をソース接地形として構成したソース 接地形論理回路と、

外部から入力されるオフセット制御信号に応動 して前記ソース接地形論理回路のドレイン電圧を 決定してオフセット電圧を制御するオフセット制 如手段と、

外部から入力される振幅制御信号と前記オフセ ット制御信号とを加算し、この加算出力信号を用 いて前記ソース接地形論理回路のソース常圧を規 定し、該ソース接地形論理回路の出力振幅を可変 する短輻制御手段と、

前記加算出力信号を受領して前記ソース接地形 益理回路のゲートバイアスを常に砥適な値に設定 するトラッキング手段と

を具備したことを特徴とするパルス出力装置。

#### 3. 発明の詳細な説明

#### (産業上の利用分野)

本発明は、パルス出力装置に係わり、特に高周 波領域においても出力振幅およびオフセット電圧 の変化幅を大きく可変できるパルス出力装置に関 する.

#### (従来の技術)

近年、PCM(パルス符号変調)適億における データ精侃量のG(ギガ)ピット化、GaASを 用いた論理集積回路、超高速電込み放出し可能な RAM(ランダム・アクセス・メモリ)等の研究 開発が進められている。このような組高速により デジタル動作する半導体素子又は装置の動作試験 をするためにパルス波形状の試験用信号を出力す る装置が必要となってくる。

この試験用信号は周波数及びデータの種類を種 々に変化できることは勿論のこと、被試験物とし ての半導体素子又はこれ等を組込んだ装置の入力 **振幅およびスレッショルド電圧の余裕度を調べる** ために、前記試験用信号のパルス振幅およびォフ セット電圧が任意に可変できることが必要不可欠 である。

このように関係されたパルス出力装置において、 出力増子7から出力される出力パルス信号の振幅 は、入力増子8から入力される振幅制御信号にて

トランジスタ1a.1bの薄適時のコレクタ・エミッタ間電圧Vc(FETの場合にはドレイン・ソース間電圧V。)が低くなる。一般に、トランジスタの高周波領域における利特および位相特性を示すトランジション周波数 fr は前記コレクタ・エミッタ間電圧Vc が低くなる程小さくなる。その結果、出力パルス復月の振幅を大きくすると、パルス波形の立上り/立下がり時間が長くなり、波形特性が劣化する問題が生じる。

 別的される定電流回路3により定まるエミッタ電流値 [ (5) とトランジスタ 1 b の負荷抵抗 4 b の抵抗値 R 4 との積(i E R 4 ) により決定される。したがって、振幅制物信号を変化させることにより、所望の振幅値を得ることができる。

また、オフセット制御回路5は入力増子9から入力されるオフセット制御信号に対応したオフセット制御信号に対応したかりなので、出力増子7から出力される出力パリのより、前記オフセット制御信号を変化させることにより所望のオフセット電圧を得ることができる。

しかしながら、第4図に示す、差動論理回路2で 概成されたパルス出力装置においては次のような 問題がある。すなわち、出力パルス信号のオフセット電圧を一定に保ったまま振幅のみを大きく変 える場合、振幅制御信号の電圧を大きくし定電流 回路3によりエミッタ電流値1 E を大きくなると、要があるが、エミッタ電流値1 E が大きくなると、

低下するので、リンギング現象は発生しなくなるが、立上り/立下がり時間が長くなる問題がある。 このように出力バルス協身の振幅又はオフセッ

ト電圧を変化させると、トランジスタ1a, 1bのトランジション周波数 frが変化するため、立上り時間/立下がり時間およびリンギング現象等が出力パルス 借身のパルス 周 所に対して 問題となるような 高 周 波 領域 において は 使用できない 欠 点があった。

さらに、差勢 論理回路を構成するトランジスタ 1 a. 1 b としてGaAs FETを使用した場合、FETのドレイン・ソース間の定格電圧は一般のシリコン・トランジスタのコレクタ・エミッタ 間の定格電圧に比例して低くなるために、出力パルス信号におけるオフセット電圧の可変絶囲を広くとれない問題がある。

そこで、以上のような問題を解決するために、 従来、第5回に示すようなパルス出力装置が提案 されている。すなわち、差動論理回路12のトラ ンジスタ110のコレクタは可変減衰器14の入

このようなパルス出力装置において、定電流回路13の出力を調整して差動論理回路12から出力される出力パルス信号の振幅を最大時に固定する。そして、可変減衰器14にてその振幅を減衰させた後、減衰された出力パルス信号のうち交流成分をコンデンサ15を介して出力増子16へ増き、直流成分をインダクタンス17aを介してオ

#### (発明が解決しようとする問題点)

しかしながら、第5図に示すような構成のパル ス出力装置においては、未だ解消しなければなら ない次のような問題がある。すなわち、差勤論理 回路12から出力される出力パルスを減衰させる ための可変減衰器14は周波数特性等を考慮して 減衰度を段階的に変化させる構造になっているの で、減衰度を連続的に変化させることが困難であ る。なお、減衰度の変化段階数を多く設定すれば 上記問題は解消されるが、それだけ可変減衰器 14の設備費が上昇する。また、可変減費器14 から出力されるパルス億号の直流成分を分離する インダクタンス178とオフセット制間回路18 の出力信号を交流成分に合成するインダクタンス 17bとは低域通過周波数に限度があり、低域周 遊覧成分を含んだ信号を完全に伝送できないため に、出力増子16の出力パルス信号波形にサグが 発生する懸念がある。

また、スイッチング動作を行わせる基本回路と して、差動論理回路12を使用しているが、その

しかも、差動論理回路12から出力されるパルス億月の波形、振幅、オフセット電圧は常に一定であるので、可変減衰器14以降の回路の振幅。位相等の伝送特性がほぼ平坦な周波数特性を維持する限り、前述の立上り/立下がり時間等の特性は出力パルス億月の振幅変化及びオフセット電圧変化に影響されることはない。

スイッチング素子の数が多くなり、 高速度スイッチング動作が不向きとなる。また、 差動論理回路 12は導通関素子の帰還量が大きくなり、 数少な 浮遊容量であっても回路的に 不安定な状態となり、 その不安定性が原因となってリンギング現象が発 生する。

・本発明は以上のような実情に基づいてなされたもので、直流から高周被領域までの広い周波数帯域にわたって出力パルス信号の振暢及びオフセット電圧を、入力パルス信号の波形を劣化させずに大幅に可変し得るパルス出力装置を提供することを目的とする。

### (問題点を解決するための手段)

本発明によるパルス出力装置によれば、飽和時に多数キャリアの番積効果の無いスイッチング発子をソース接地形として構成したソース接地形は理回路と、外部から入力されるオフセット制御信号に応動して前記ソース接地形論理回路のドレイン電圧を決定してオフセット電圧を制御するオフセット制御手段と、外部から入力される最幅制御

信号と前記オフセット制御信号とを加厚 は のリース 電圧を規定してが記り、 は では、 なっての のリース 電圧を規定してが のリース 電圧を規定してが のののである。 のののである。 のののでは ののでは のので

#### (作用)

倒にはオフセット制御手段24および出力増子 25が接続され、ソース側には最幅制御手段26 が接続されている。

前記オフセット制御手段24は外部から入力・ト制御手段24は外部から入力・ト制御信号〇FCCに応びても決定している。 は、大力がある。 は、大力がな、 は、大力がなる。 は、大力がなる。 は、大力がなる。 は、大力がな

前記最個切即手段26は、振幅切別信号AMCとオフセット制節信号OFCとを加貸し、この加算出力信号に基づいて前記ソース接地形論理回路21の出力パルス信号の歯幅を可変するものであって、具体的には外部から振幅制即信号AMCが入力される端子26aと、この端子24aからのオフセッ

#### (実施例)

以下、本発明の一実施例について第1図を参照して説明する。同図において21は飽和時に多数キャリアの蓄積効果の無いFET21aを用いたソース接地形倫理回路であって、このFET21aはスイッチング集子としての機能を有し、かつ、ソース側がコンデンサ21bを介して接地されている。このFET21aのゲート側には入力端子22に入力される入力パルス信号Sinがトラッキング手段23を通って入力され、一方、ドレイン

ト 44 前信号 O F C と 填子 2 6 a からの 振幅制 節信 号 A M C とを加算する電圧加算部 2 6 b と、 例え は 野幅度「1」に 設定された 増幅器 2 6 c とによ り 構成されている。

前記トラッキング手段23は、前記電圧加算部 26 b から出力される加算出力信号に応じてソー ス接地形論理回路21のゲートパイアスをシフト し、常に最適なゲートバイアス電圧を維持する様 に動作する機能を持っている。すなわち、トラッ キング手段23は、入力信号がFET21aのゲ ートに直接加わった場合にロジックレベル差を生 じ、かつ、振幅朝仰信号AMC等によってFET 21aのゲート・ソース間電圧が変化するので、 これらの点に着目してFET21aの動作の安定 化を確保するために設けられたものである。具体 的には、抵抗23aおよび23bに流れる電流と 低抗23aとの積で与えられるレベルシフト電圧 を得るパイアスシフト回路と、前記加算出力信息 の変化に追提させて前記パイアスシフト回路へ流 入すべき宿流を制御し、FET21aの鹿遊ゲー

## 特開昭62-245167 (5)

トパイアスを得る婚娼器 2 3 c と、高周波信号成分をパイアスするパイアス系子 2 3 d とで、構成されている。

27は入力負荷抵抗、28は出力負荷抵抗である。

次に、以上のように構成された装置の動作を説明する。今、説明の便宜上、例えばオフセット 例 物信号OFCの電圧が零 Vの場合について述べる。オフセット例即信号OFCが零 Vの場合、定電流で源24bから説出する直流定電流は Om Aとなる。この状態において出力端子 25から 2Vの振幅を有する出力パルス信号を得る場合、振幅 例節信号 AMCとしては-2Vの電圧を端子 26aに供給する。

そうすると、オフセット制御信号電圧が築Vであるので、電圧加算部26 bからは坂幅制節信号AMCと等値な電圧の加算出力信号が取り出され、増橋器26 c に供給される。このとき、一方の増幅器26 c は増幅本「1」に設定され、よって振幅制

即信号電圧がFET21aのソースを正として21aのソースを正下ET21aのソースを正下ET21aのソースを正にして、はなって、はなって、はなって、はなって、はなって、はなった。のでは、アET21aのをは、アET21aのをは、アET21aのをは、アET21aのをは、アー2Vの振幅を持ったのので、「おけんない」といいます。になる様にしておけばよい。

世って、例えば入力電子22に第2図に示すような入力信号Sinが入力された時、増幅器23cを所定の増幅率 k に設定しておけば、振幅制度信号AMCひいては加厚出力信号によって所定の電流がバイアスシフト回路に流入され、この結果、図示する様なシフト電圧 V。だけシフトされ、FET21aの燃和オン電圧 Vr と電源電圧 Voとの中間電圧が最適バイアス電圧として FET21aのゲートに与えられ、よって、出力

備子25から第2図に示すような出力パルス信号 Sout を得ることができる。

次に、短幅1Vの出力バルス信号を得る場合、 端子26aにー1Vの振幅制御信号AMCを依が する。これによりFET21aのオン・オフ動作に ー1Vとなり、FET21aのオン・オフ動作に よって1Vの振幅を有する出力パルス信号が得に よって1Vの原じて変化するので、所定のバイに 環圧だけシフトし、FET21aのゲートに最適 ゲートバイアス選圧が与えられる。

出力パルス信号の返幅が1Vの時、端子24aに1Vのオフセット制御信号OFCを供給すると、この電圧が定電旋程24bにより電流変換され、インダクタンス24cを介して出力負荷抵抗28に電流が流れる。このとき、出力負荷抵抗28が例えば50Qであれば、1Vのオフセット制御信号OFCに対し20mAの割合となる。この電流により出力負荷抵抗28にオフセット電圧が生じるが、このときオフセット制御信号OFCにより

次に、第3回は本発明装置の他の実施例を示す 図である。この装置はトラッキング手段23とオフセット制御手段24とを改良したものである。 トラッキング手段23は、具体的には抵抗23eとコンデンサ23「とで積分回路を構成して入力信号Sinの直流平均電圧を取得する直流平均ほ圧取得回路によって 取得回路と、この直流平均電圧取得回路によって 関与れた直流平均電圧をFET21aの簡和電圧

### 特開昭62-245167 (6)

移行時の電圧変化に応じて増減させる電圧増減回 路230と、バイアス電圧源23hと、前記電圧 増減回路出力とバイアス電圧源23hのバイアス 選圧との加算信号に対し、前記増幅器26cの出 力電圧を与えてバイアス選圧のシフトを行う選圧 加算部23iと、高周波帯域成分をバイバスする バイバス回路23」とを有し、前記電圧加算部 23 i の出力をパイパス回路23 jを介して FET218のゲートに収退なゲートパイアス包 圧として与える構成である。また、オフセット制 即手段24としては、増幅器24dと抵抗24e とでオフセット印加回路を構成する様にしたもの である。なお、増幅器24dとして×2の増幅率 とすれば、オフセット電圧の2倍の定電圧が得ら れ、これが低抗24eと負荷抵抗28により1倍 のオフセットが印加される。

なお、本発明は、上記実施所に限定されずその 要旨を逸脱しない範囲で種々変形して実施できる。 (発明の効果)

以上詳記したように本発明によれば、入力信号


22 … 入力 概子、23 … トラッキング 手段、23 c … 時 幅 器、24 … オフセット 制 節 手 段、25 … 出力 端子、26 … 振 幅 刺 御 手 段、26 b … 電圧 加 輝 郎、26 c … 地 幅 数 。

出願人代理人 弁理士 鈴江武彦


#### 4. 図面の簡単な説明

第1回ないし第2回は本発明に拘るバルス出力 装置の一実施例を説明するために示したもので、 第1回は本発明装置の一実施例としての構成回、 第2回は第1回のトラッキング手段を説明する回、 第3回は本発明装置の他の実施例を示す構成回、 第4回および第5回はそれぞれ従来装置を説明する構成回である。


21 ··· ソース接地形論理回路、21 a ··· FET、



第 2 図



第 1 図



-383-

# 特開昭62-245167 (8)

